Couverture ElectroniqueS n°127

Mentor propose des technologies de compression de données atteignant un taux de 100, Synopsys améliore les liens de son ATPG avec les données physiques du circuit, et Magma rentre sur ce marché avec des outils couplés à son flot d'implantation physique. A l'heure actuelle, on estime que la taille des circuits double tous les 18-24 mois, entraînant une hausse spectaculaire des données de test en fabrication. Selon les données de l'IRTS (1), cette inflation du volume des informations à traiter oblige à les compresser fortement, afin que les équipements de test en production puissent travailler. Ce taux de compression devrait atteindre un facteur 100 dès 2008, pour arriver à un facteur 500 en 2010 puis à un facteur 1 000 en 2013 (avec les technologies 32 voire 22 nm).Cette situation s'accompagne dans le même temps d'une augmentation des types de fautes à détecter. En effet, les algorithmes d'un ATPG (Automatic test pattern generator), au-delà de la détection traditionnelle des « opens » et des « ponts » avec les modèles du type « stuck at fault » (collage à 0 et 1 des connexions) et les tests à la vitesse réelle du circuit, doivent aussi mettre en évidence de nouvelles classes de défauts : tests des courts-circuits susceptibles d'apparaître dans des zones spécifiques (bridge patterns), ou détection des « petits » défauts de timing, liés à des vias ou des interconnexions légèrement résistives. Ce qui concourt dans le même temps à l'explosion du nombre de patterns ou vecteurs de test à appliquer au circuit.Avec TestKompress Xpress, la nouvelle version de son ATPG, Mentor offre deux avancées importantes : des techniques de compression des vecteurs de test et une nouvelle architecture de compression des données, embarquée dans le circuit, qui améliore la couverture de test. La réduction du nombre de patterns de test, dont le taux varie selon le type de design de 20 à 90 %, s'appuie sur des algorithmes de compression dynamique des patterns et des données de test. Quant à l'architecture matérielle de compression mise en &oelig;uvre, elle a pour objectif de mieux prendre en compte le problème des états inconnus, X states (2), qui détériorent les taux de couverture de test, en masquant des fautes qu'il aurait fallu trouver. En effet, lorsqu'un état inconnu est détecté en sortie de test, c'est-à-dire qu'un état logique n'est pas connu, il faut contourner les logiques de compression/ décompression embarquées en injectant des patterns spécifiques, sans certitude de tester tout le circuit (figure). Conséquence, la couverture de test diminue et le volume des données à traiter augmente.Or, l'enjeu est important car on estime que de 1 à 2 % d'états inconnus sur un circuit amène à des baisses de taux de couverture de 10 à 25 %. Pour gérer ce problème, Mentor propose l'insertion d'une logique spécifique de sélection automatique des chaînes de scan, avant la phase de compression, qui permet de limiter le nombre de patterns à utiliser pour détecter les états inconnus. On peut noter à ce niveau que c'est l'ATPG qui assure la sélection automatique des chaînes de scan, et que l'insertion de la logique de test adaptée à la compression des données est transparente pour l'utilisateur, car réalisée au niveau du fichier RTL, sans modification de la logique fonctionnelle du circuit. In fine, l'ensemble des technologies intégrées dans TestKompress amène des niveaux de compression des données de l'ordre de 100. Pour l'avenir, Mentor compte aller plus loin et atteindre des taux de compression proches de 1 000, en imposant un découplage temporel entre le testeur et les tests se propageant dans le circuit.Magma arrive sur le marché des ATPGMagma, pour sa part, tente de se faire une place au soleil, en lançant ses premiers ATPG. Deux années auparavant, la société avait eu des velléités sur ce marché du test en proposant un outil de Bist (Buit in self test) dédié au test des mémoires. Mais au début de l'année 2006, Magma avait décidé d'abandonner ce projet, pour annoncer en juin de la même année qu'elle travaillait activement à un ATPG. C'est aujourd'hui chose faite avec les outils Talus ATPG, pour la génération des patterns de test, et Talus ATPG-X, pour la compression des données, qui complètent son offre déjà existante en outil d'insertion de chaîne de scan intégrée dans l'environnement de développement Blast Create. La particularité de Talus ATPG et Talus ATPG-X est qu'ils s'adressent avant tout aux utilisateurs de la plate-forme d'implantation physique Talus de Magma qui, à l'heure actuelle, utilise les outils des concurrents. L'idée est de tirer parti au maximum de la base de données commune aux outils de la plate-forme Talus, avec son modèle de données unifiées, afin que l'ATPG exploite de manière native les caractéristiques physiques du layout du circuit associé à ses informations de timing. Par exemple, selon Magma, il est plus facile, grâce à cette intégration entre outils, de détecter au sein du layout les n&oelig;uds susceptibles de provoquer des « bridge faults », que de lancer une salve de tests traditionnels pour les trouver.Parallèlement, de manière similaire à TetraMax de Synopsys, Talus ATPG est capable de détecter les « petits » défauts de timing, via l'utilisation des données de délais disponibles dans la base de donnée de Talus. De plus, la solution est capable de fournir l'exacte localisation d'un défaut (en X et Y) au niveau logique et physique.Notons enfin que Talus ATPG supporte le multithreading sur des architectures multic&oelig;urs, ce qui améliore ses performances en générant de multiples modèles de fautes en parallèle, tandis que Talus ATPG-X, offre une technologie de compression embarquée sur le circuit qui atteint un taux de 40.(1) IRTS, International technology roadmap for semiconductors.(2) Les X states, ou états inconnus, ont de nombreuses origines sur un circuit : bascules non testées dans les mémoires, états logiques non initialisés…(3) Le marché global du DFT (Design for test) est estimé à 90 M$, les ATPG représentant la plus grande partie, soit environ 70 %. Mentor détiendrait environ 38 % de parts de marché, contre 33 % pour Synopsys selon les chiffres de l'EDA Forum.

ATPG : vers une compression accrue des données et des liens renforcés avec la fabrication

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

ATPG : vers une compression accrue des données et des liens renforcés avec la fabrication

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure