Couverture ElectroniqueS n°127

En proposant une technologie de conception de cellules analogiques paramétrables (les PCells) basée sur le langage Python et la base de données Open Access, Ciranova tente de briser le monopole détenu de facto par Cadence avec son environnement Virtuoso. Le lancement en avril dernier, avec quatre autres éditeurs d'outils de CAO, dont Synopsys, d'une bibliothèque de PCells interopérables ne fait que renforcer le mouvement. Sur les quinze dernières années, si l'on compare l'évolution des flots de conception des circuits numériques avec ceux dédiés à la réalisation de composants analogiques, on constate de grandes disparités. Autant en numérique les concepteurs peuvent aujourd'hui aller du code RTL vers le fichier GDSII à travers diverses phases automatisées (synthèse, placement, routage…), en utilisant des outils issus de fournisseurs différents grâce notamment à la standardisation des langages de programmation, autant en analogique les procédés de design restent encore largement « manuels » et sont pilotés en grande partie par le savoir-faire du concepteur. D'ailleurs, on associe souvent l'ingénieur en analogique à un « artiste », tant il est vrai que la conception de transistors pour un circuit entièrement propriétaire (full custom) est essentiellement guidée par l'assemblage de diverses formes géométriques, représentant des couches de métal, dont la taille et l'agencement avec ses voisines conditionnent les caractéristiques fonctionnelles de l'ensemble. On parle d'ailleurs souvent à propos de cette activité de « polygon pushing », les moindres variations de longueurs, de largeurs, de formes des transistors analogiques ayant des conséquences majeures sur leur fonctionnement.Résultat, la productivité des concepteurs de circuits analogiques demeure très en retrait par rapport à celle des concepteurs en numérique. Cette différence resterait anodine si ce n'est qu'à l'heure actuelle on constate une forte augmentation des composantes analogiques au sein des SoC. « Aujourd'hui, environ 80 % des SoC produits dans le monde sont des circuits mixtes et, si l'on inclut dans ce constat les PLL, c'est alors virtuellement la totalité des SoC actuels qui sont des circuits mixtes », explique Jim Solomon, un des fondateurs de Cadence et actuel président de Ciranova qu'il a créé en 2004. Tant et si bien que le goulet d'étranglement d'un design de SoC se situe désormais bien souvent au niveau de la conception de sa partie analogique.Certes, il ne faut pas non plus tomber dans la caricature. Des progrès ont été faits au fil des ans au niveau des environnements de conception des circuits analogiques, notamment à travers celui de Cadence, baptisé Virtuoso, qui règne en maître absolu sur ce domaine de la conception analogique, avec plus de 90 % de parts de marché (1). Le principal d'entre eux concerne la manipulation au sein de l'outil Virtuoso des PCells (parameterized cells) ou cellules paramétrées, qui sont l'équivalent des cellules standard (standard cells) dans le monde numérique. Il s'agit ni plus ni moins de la description à l'aide d'un langage de programmation spécifique de toutes les caractéristiques géométriques d'un transistor, d'un groupe de transistors ou d'une fonction analogique à part entière. Au fond, on peut considérer que les PCells délivrent une couche d'abstraction au-dessus des polygones qui, eux, matérialisent le layout physique des transistors. Dans la pratique, lorsque ces cellules paramétrées sont utilisées au sein de Virtuoso, l'outil les instancie, c'est-à-dire que le code associé à la cellule, avec ses paramètres par défaut, est exécuté par le programme qui affiche alors à l'écran le « dessin » des transistors correspondants. Et si l'on souhaite modifier son design, il faut alors changer les paramètres associés aux PCells concernés, et réexécuter le programme d'instanciation pour voir apparaître sur l'écran la nouvelle forme du ou des transistors.Aujourd'hui, l'immense majorité des développeurs de circuits analogiques travaillent à partir de PCells dans l'environnement Virtuoso, car cette approche permet de générer de très nombreuses variations sur des transistors, des résistances ou des capacitances à partir d'une source unique, sans avoir à « redessiner » son design.Dépôt légal et interopérabilitéL'arrivée des technologies de Ciranova, et la personnalité de son fondateur Jim Solomon, à l'origine de nombreuses technologies en conception analogique chez Cadence, a en quelque sorte réveillé ce secteur du design, où jusque-là la concurrence était inexistante face au monopole détenu de facto par Cadence.Devant l'intérêt suscité par ses annonces, Ciranova a décidé de déposer, avec une forme de protection légale (escrow agreement), le code source de sa solution PyCell Studio ainsi que le mécanisme de capture du layout des PCells en mémoire au sein de l'organisme Si2. Un fait inhabituel dans le secteur de la CAO où les dépôts de cette nature sont réalisés dans des officines spécialisées et non au sein d'organismes de standardisation. Selon la société, il s'agit avant tout de rassurer la communauté des utilisateurs quant à la pérennité de la technologie. Car, avec cette initiative, le risque de la voir se diluer au sein d'une société qui éventuellement pourrait racheter Ciranova (Cadence ?) est potentiellement écarté. L'idée, bien évidemment, est d'inciter les utilisateurs à s'engager vers les technologies de Ciranova, afin de créer une masse critique nécessaire à la recherche d'un contre-pouvoir à Cadence et, surtout, de s'engager sur le chemin d'une utilisation des PCells sur tous les outils de conception, de vérification, de simulation de circuits analogiques qui fonctionnent sous Open Access. Bref, aller vers une réelle interopérabilité des cellules paramétrées.Pour parvenir à cet objectif, Ciranova et quatre autres sociétés – Applied Wave Research, Silicon Canvas, Silicon Navigator et Synopsys – ont décidé de fonder une alliance pour collaborer à la création et à la distribution d'une bibliothèque de PCells ouvertes et interopérables. Depuis, Magma et Virage Logic ont rejoint l'alliance en tant que membres actifs, et Mentor Graphics en tant que membre supporter (afin de valider sur son environnement Calibre les actions d'écriture et de lecture des PyCells pour les opérations de DRC). En fait, cette alliance, baptisée IPL (pour Interoperable PCells library), s'est donné pour but de réduire les efforts des fondeurs et autres IDM (Integrated device manufacturer) dans la réalisation des PDK (Process design kit) pour chaque nouvelle technologie de fabrication. Car l'enjeu autour des PCells ouvertes se joue en réalité au niveau de ces PDK.En effet, dans un processus de conception classique d'un circuit, les utilisateurs, après les phases initiales de définition de l'architecture de leur circuit, choisissent un procédé technologique et s'adressent à un fondeur qui leur fournit un PDK pour le process incriminé. Ce PDK contient les PCells elles-mêmes, mais aussi les symboles de la schématique, des simulations Spice et des règles de vérification de la conception (DRC, Design rule checking). Or, en raison de la position dominante de Cadence sur le marché, lorsque ces fondeurs et IDM développent des PDK pour de nouveaux process, ils utilisent en priorité le langage Skill car ils ne peuvent justifier, sauf cas particulier, le coût du développement de PDK spécifiques à de « petits » éditeurs. Conséquence, l'utilisateur final qui s'adresse à un fondeur n'a au fond pas le choix de l'outil de conception : il doit utiliser Virtuoso. Si l'initiative prise par l'alliance IPL prend corps, un nouveau paysage pourrait voir le jour avec le scénario suivant : fondeurs et IDM développeraient leur PDK en langage Skill et en Python et ouvriraient ainsi l'accès de leur technologie à d'autres éditeurs que Cadence, favorisant ainsi une saine concurrence entre éditeurs. Et, de leur côté, les utilisateurs pourraient utiliser les outils de leur choix pour la conception, la simulation et la vérification de leur design ainsi que les fondeurs de leur choix pour la fabrication de leur circuit. On aurait alors une véritable interopérabilité à la fois entre outils de CAO sous Open Access et entre flots de fabrication des différents fondeurs et IDM.D'ores et déjà sur le site de l'alliance IPL on trouve diverses PCells de base : transistors Nmos et Pmos, transistors en paires différentielles, résistances, condensateurs, inductances spirales… (photos C, D, E et F), en technologie Cmos 130 nm, utilisables à travers les outils Analog Office d'AWR, Laker Layout System de Silicon Canvas ou encore RDE Framework de Silicon Navigator qui fonctionnent tous de manière native sous Open Access. De plus, lors de la dernière Design Automation Conference, qui s'est tenue en juin dernier à San Diego, les membres de l'alliance IPL ont montré un premier niveau d'interopérabilité entre cellules de base dans les outils susnommés. Et, à la fin du mois d'octobre lors du Design Interoperabilty Forum organisé par Synopsys, l'alliance IPL a montré à nouveau, au cours d'une démonstration publique, que sous une même base de données Open Access, il est possible d'utiliser une même cellule paramétrée dans les outils de Ciranova, Synopsys, Mentor, Silicon Canvas, Silicon Navigator et AWR, sans avoir recours à aucun procédé de traduction du programme de description de la cellule.Certes, il reste encore beaucoup de travail à faire pour arriver aux objectifs affichés par Ciranova et l'alliance IPL. Notamment, en raison des limitations actuelles de la technologie Open Access qui ne supporte pas tous les modèles électriques, les paramètres et les définitions utilisés par d'autres éditeurs que Cadence. Mais « depuis l'introduction de PyCell Studio, indique David Millman, directeur marketing chez Ciranova, nous avons enregistré plus de 700 téléchargements d'utilisateurs réellement intéressés ». Face à cet engouement suscité par ces nouvelles technologies, l'alliance IPL annonce la création de trois groupes de travail ouverts aux fabricants de semiconducteurs, aux éditeurs d'outils de CAO ainsi qu'aux fondeurs et IDM. Ces trois groupes de travail seront consacrés à l'harmonisation de l'écriture des propriétés, des paramètres et des jeux de contraintes associés à la conception des PCells.C'est ce dernier point qui fait actuellement débat au sein de la communauté des développeurs. En effet, la gestion des contraintes de conception au sein d'un flot de design de circuits analogiques est une notion relativement récente, peu déployée chez les utilisateurs. Cadence, qui a récemment introduit dans la version 6.1 de Virtuoso pour la première fois une technologie de gestion automatisée des contraintes, ouvrant la voie à un premier degré d'automatisation des flots analogique, n'est pas favorable à cette initiative. La société américaine, qui décline pour le moment toute volonté d'ouvrir son langage Skill et de le placer dans une logique de standardisation, et qui ne voit pas d'un très bon &oelig;il l'activisme de l'alliance IPL, estime selon Antony Gadient, directeur du groupe marketing produits chez Cadence « qu'il est encore beaucoup trop tôt pour se lancer dans un mouvement de standardisation des contraintes en analogique, alors que leurs usages chez les utilisateurs sont encore loin d'être stabilisés ». C'est ce qui s'appelle freiner des quatre fers ! (1) Selon des sources concordantes, mais non officielles, les revenus liés aux solutions de conception analogique de Cadence (nouvel achat et renouvellement de licence) représentaient le tiers du chiffre d'affaires de la société. (2) Le langage Skill est une variante propriétaire de la famille des langages Lisp. (3) Open Acces est une technologie ouverte, initiée par Cadence et développée sous l'égide de l'organisme Si2, qui définit une API standard et la mise en place d'une base de données de références supportant cette API.Sur le Web…Sur la base de données Open Acces :www.si2.orgSur l'alliance IPL :www.iplnow.comSur le langage Python :www.python.orgPython, un langage orienté objetLe langage Python a été inventé au début des années 90 par Guido van Rossum, au sein du centre de recherche en mathématique CWI (Centrum voor wiskunde en informatica) situé à Amsterdam, aux Pays-Bas. Après la publication de nombreuses versions de ce langage, Python Software Foundation a été créée en 2001 pour s'occuper de sa destinée. C'est elle qui détient la propriété intellectuelle du code source du langage, dont la licence spécifique est compatible avec la licence classique GPL du monde open source. Python est un langage interprété, orienté objet doté d'une forte capacité de typage des données. Il est souvent comparé au langage Tcl (*) ou encore à Skill. Cependant, par rapport à ce dernier, il combine, selon Jim Solomon, « une puissance de programmation très importante associé à une grande clarté de syntaxe ».« Ce qui en fait un langage plus moderne que Skill, certes puissant mais difficile à utiliser. Et bien entendu Python est un langage ouvert ». (*) Tcl est un langage de commande interprété, efficace pour écrire des scripts, c'est-à-dire des enchaînements d'actions, de traitements et d'exécutions de programmes.

« PCells » interopérables : l’analogique tente de se libérer de ses carcans

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

« PCells » interopérables : l’analogique tente de se libérer de ses carcans

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure