Couverture ElectroniqueS n°127

Quatrième plate-forme de la famille Virtex 5 en technologie Cmos 65 nm de Xilinx, la dénommée FXT intègre un ou deux c&oelig;urs de processeurs PowerPC, des blocs DSP améliorés et des transmetteurs à 6,5 Gbit/s. Le must en matière de logique programmable. San Francisco. « La convergence numérique rend le recours à la logique programmable impératif », affirme Moshe Gavrielov, président et CEO de Xilinx. Cette convergence entre communications, informatique et grand public tend en effet à raccourcir à la fois le temps imparti au développement d'une nouvelle génération de produits et leur durée de vie, cela alors que les conceptions deviennent de plus en plus complexes et coûteuses. Or, « le programmable est déjà en pointe dans la réalisation des futurs réseaux de communications », se réjouit M. Gavrielov. A l'appui de ses dires, Xilinx a profité d'une conférence (1) qui s'est tenue fin mars et début avril à San Francisco pour y introduire ce qu'il considère comme la plate-forme d'intégration système ultime (au moins pour la technologie Cmos 65 nm). Cette plateforme, appelée Virtex 5 FXT, est dédiée aux applications très gourmandes en puissance de calcul, ainsi qu'en entrées/sorties série haut débit. Car, et c'est une autre tendance de l'industrie, « c'est le marché et non plus la technologie qui dicte désormais sa loi », ajoute Moshe Gavrielov. Xilinx complète ainsi sa famille de FPGA hautes performances en technologie Cmos 65 nm, des circuits introduits sur le marché il y a deux ans et désormais en production de volume. 190 GMAC et 1 100 DMips à 550 MHzQuatrième membre de la famille Virtex 5, la plate-forme FXT rejoint les plates-formes LX, optimisée pour la logique, LXT, qui se distingue par son grand nombre d'E/S série, et SXT, dotée d'un nombre impressionnant de blocs de traitement du signal numérique (voir par exemple EI n° 628, 635 et 661). Elle apparaît comme un savant mélange des trois précédentes. La FXT intègre ainsi, selon les modèles, un ou deux blocs processeurs PowerPC 440 avec leurs antémémoires, de huit à 24 transmetteurs GTX haut débit jusqu'à 6,5 Gbit/s, et entre 64 et 384 blocs DSP améliorés pour une puissance de calcul maximale de 192 GMAC* et 1 100 DMips à 550 MHz. Les processeurs PowerPC sont des c&oelig;urs standard de l'industrie dotés d'une matrice de connexion interne 128 bits et d'un coprocesseur pour le calcul en virgule flottante. Les transmetteurs intégrés sur la puce sont basés sur la même technologie que ceux utilisés dans les familles LXT et SXT et sont caractérisés, outre leur rapidité, par une faible consommation : 200 mW par canal à 6,5 Gbit/s (100 mW à 3,75 Gbit/s). Les blocs DSP, enfin, incluent des multiplieurs 18 x 25 bits. La famille FXT intègre également un maximum de 16,5 Mbits de Ram sous forme de blocs de 36 Kbits. Elle est constituée de cinq réseaux intégrant de 32 768 à 196 608 blocs logiques et de 68 à 456 blocs Ram. Les deux plus petits, les FX30T et FX70T avec un seul processeur, sont échantillonnés ; le reste de la famille devrait l'être dans les six mois à venir avec un lancement en production de volume dans le courant du troisième trimestre 2008. Dans la deuxième partie de l'année prochaine, le FX30T devrait être vendu 159 dollars par quantités de 1 000 pièces. La famille Virtex 5 FXT est supportée par une version dédiée de l'environnement de développement et de conception ISE de la société. Des versions EasyPath(2) seront également disponibles pour réduire les coûts en production de volume. * cf lexique page 46(1) Chaque année depuis 2003, cette conférence, appelée Globalpress Electronics Summit, réunit, sous l'impulsion d'Irmgard Lafrentz, présidente de Globalpress Connection, un aréopage de sociétés d'électronique et de journalistes venus du monde entier.(2) EasyPath est un service qui permet de transférer une conception sur FPGA sur un circuit spécifique au fonctionnement identique mais plus petit donc moins cher. Un c&oelig;ur PCIE 2.0 optimisé pour la plate-forme Virtex 5 FXTLa société française PLDA, l'un des principaux fournisseurs de blocs d'IP d'interface à haut débit, n'a pas perdu de temps pour annoncer la mise à disposition des concepteurs de FPGA du premier c&oelig;ur d'interface PCIe 2.0 compatible à 100 % avec la révision 2.0 de la spécification PCI Express en configuration x1 et x4.Optimisé pour intégration dans la famille Virtex 5 FXT, le c&oelig;ur PLDA supporte jusqu'à seize requêtes simultanées et inclut un maximum de huit moteurs DMA automatiques.

Xilinx pousse ses FPGA dans leurs derniers retranchements

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Xilinx pousse ses FPGA dans leurs derniers retranchements

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure