L’Américain planche sur des blocs à fonction fixe, sur la reconfiguration partielle et sur des interfaces très haut débit pour ses FPGA futurs. Altera a présenté plusieurs innovations chargées d’épauler le passage des FPGA maison au Cmos 28 nm (attendu chez l’Américain pour la fin de l’année). L’explosion des débits de données à manipuler et à traiter est telle que les seuls gains induits par une fabrication plus fine ne suffiront pas à maintenir les budgets économiques et énergétiques dans les limites actuelles.

Altera compte tout d’abord tirer partie de blocs dits HardCopy. Ne nécessitant pas de layout complet en cas de modification, comme les fonctions fixées en cellules standard, tout en étant vingt fois plus denses que les cellules programmables, ces blocs de propriété intellectuelle personnalisables visent des fonctions telles que les interfaces (PCI Express 3), la gestion de protocoles réseaux, la correction d’erreur, l’encodage vidéo… Ces blocs HardCopy permettront aussi à l’Américain de décliner rapidement ses FPGA 28 nm en une variété de modèles spécialisés.

En outre, Altera entend offrir la possibilité de reprogrammer une partie du FPGA pendant que le reste du circuit fonctionne (partial reconfiguration), et ce de manière beaucoup plus simple que ce qui se faisait jusqu’ici (notamment chez Xilinx) et dans des délais allant de 100 µs à 100 ms. Il deviendra dès lors possible de faire se succéder sur la puce des fonctions non simultanées stockées dans une mémoire externe et chargées si besoin est. Enfin, Altera planche sur des interfaces très haut débit, notamment des ports 28 Gbit/s.