Outil de vérification basée sur les assertions

Le 13/11/2008 à 0:00 par La rédaction
360 MV 5.01 d’OneSpin Solutions Cette solution de vérification fonctionnelle, basée sur des diagrammes de temps, utilise les assertions au format SystemVerilog (SVA). Identification des fonctions RTL non vérifiées Bibliothèque d’assertions intégrée Détection des erreurs de spécification Transcription des diagrammes de temps en propriétés vérifiables par assertionsRens. : www.onespin-solutions.com
La lecture de cet article est réservée aux abonnés.
Connectez-vous ou abonnez-vous pour y accéder.
Copy link
Powered by Social Snap