Couverture ElectroniqueS n°127

Altera échantillonne les premiers FPGA dotés d'émetteurs-récepteurs à 11,3 Gbit/s, tandis que Xilinx introduit ses FPGA en technologie 45 nm, les Spartan-6 et Virtex-6, qui devraient eux aussi inclure des versions avec émetteurs-récepteurs à haut débit… mais pas avant la fin de l'année. Répondre aux besoins, exacerbés en ces temps incertains, de flexibilité et de bande passante des équipementiers de tout poil, telle est la motivation commune de Xilinx et Altera, un but également poursuivi par la jeune pousse Achronix Semiconductor (voir EI n° 675). Les deux principaux fournisseurs mondiaux de circuits logiques programmables viennent simultanément d'étoffer leurs offres avec des modèles toujours plus performants, moins gourmands en énergie et/ou plus économiques. Mais alors qu'il s'agit d'un complément de gamme pour un Altera déjà présent sur le marché des FPGA en technologie Cmos 40 nm avec sa famille Stratix IV, il s'agit d'une première à ce niveau pour Xilinx. Celui-ci fait par ailleurs ses premiers pas avec un nouveau fondeur, Samsung en l'occurrence, qui assurera la production de ses FPGA économiques en technologie Cmos 45 nm, les Spartan-6. Les versions hautes performances, les Virtex-6 en 40 nm, seront eux fabriqués par UMC.Réduire temps de développement, consommation et coût au niveau systèmeComme nous l'avons écrit plus haut, Xilinx fait donc tout juste son entrée sur le marché des FPGA en technologie Cmos 45 nm avec deux familles : Virtex-6 en technologie 40 nm et Spartan-6 en 45 nm. Ces deux familles comprendront des modèles de base en différentes versions de logique, connectivité et DSP avec les logiciels, blocs d'IP et cartes de développement associés, mais aussi des modèles plus spécifiques à un domaine applicatif grâce à l'ajout de kits de développement dédiés (disponibilité prévue au deuxième semestre 2009), et d'autres encore conçus pour un marché donné (sans-fil, télédiffusion, affichage, automobile…). Ces derniers devraient faire leur apparition au début de l'année prochaine. L'objectif final est de réduire de 50 % le temps de développement des applications, tout en diminuant le coût au niveau système (jusqu'à 60 %) et la consommation (jusqu'à 65 %).La famille Virtex-6 est destinée aux applications très demandeuses en bande passante et en puissance de calcul, auxquelles elle entend apporter plus de performances avec une consommation réduite de 50 % et pour un coût inférieur à 20 %, comparés à la génération précédente. Trois déclinaisons seront fournies : LXT à fort contenu logique (760 000 blocs logiques au maximum), SXT plus orientée pour les applications de traitement de signal (jusqu'à 2 016 blocs DSP) avec, dans les deux cas, un maximum de 36 émetteurs-récepteurs à 6,5 Gbit/s, et HXT optimisée pour les hauts débits avec jusqu'à 64 liens à 11,4 Gbit/s. Les premiers Virtex-6 seront disponibles au deuxième trimestre (fin de l'année pour la version HXT).D'ores et déjà échantillonnée, la famille Spartan-6 s'adresse, elle, aux applications sensibles au coût, auxquelles elle apporte deux fois plus de possibilités que la génération précédente Spar-tan III en technologie 90 nm pour une consommation divisée par deux. Elle est en particulier dotée de liens série à haut débit et intègre un contrôleur mémoire compatible DDR3, ainsi qu'un maximum de 150 000 blocs logiques, blocs logiques qui, de plus, sont désormais identiques à ceux de la famille Virtex-6 (table de transcodage à six entrées). Là aussi, différentes versions seront fournies : l'une, appelée LX, avec logique et DSP au coût le plus bas possible (182 blocs DSP) et l'autre, référencée LXT, plus orientée connectivité (jusqu'à huit émetteurs-récepteurs à 3,125 Gbit/s). A titre d'exemple, dans une application multimédia automobile, un Spartan-6 LX45T permettrait de diviser par deux le coût au niveau système et de réduire de 72 % la consommation.Mentor supporte les FPGA 1,5 GHz d'AchronixLa jeune pousse Achronix Semiconductor, à l'origine de la première famille de FPGA fonctionnant à 1,5 GHz, vient de signer un accord pluriannuel avec Mentor Graphics pour le support de sa famille Speedster et d'autres à venir.Dans ce cadre, l'outil de synthèse Precision Synthesis de l'éditeur de CAO sera intégré dans l'outil de développement d'Achronix de manière à composer un environnement de conception complet.Introduits en septembre dernier, les FPGA de la jeune pousse sont fabriqués en technologie Cmos 65 nm. Ils intègrent jusqu'à 40 SerDes à 10,3 Gbit/s et un maximum de 164 000 blocs logiques.

Les FPGA s’attaquent aux applications avides de bande passante

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Les FPGA s’attaquent aux applications avides de bande passante

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure