C’est tout une suite d’applications utilisant l’intelligence artificielle pour accélérer la vérification de composants que Cadence Design Systems vient de lancer sous le patronyme Verisium. Cette ensemble logiciel exploite la totalité des données de conception pour établir des modèles de machine learning améliorant les différentes étapes de vérification de la puce, lesquelles nécessitent de plus en plus de ressources à mesure que la complexité des circuits intégrés progresse. Cette avancée logicielle s’effectue de concert avec les outils IA insérés par Cadence lors de l’implémentation (Cerebrus) et de l’analyse système (Optimality), dans le cadre de la plateforme JedAI (joint enterprise data and AI) de l’Américain.
La suite initiale d’outils Verisium comprend : AutoTriage (prédiction et classification des défauts de test) ; SemanticDiff (comparaison de multiples révisions de code source) ; WaveMiner (comparaison des formes d’ondes de plusieurs tests) ; PinDown (suivi des versions de code source, rapports de test et fichiers de log) ; Debug (débogage) ; et Manager (organisation des différents outils de vérification).
