L’américain lance un nouveau bloc de propriété intellectuelle PCI Express optimisé pour les réseaux et les centres de données. Cadence lance un nouveau bloc de propriété intellectuelle destiné au développement d’interfaces PCI Express à basse consommation. Comprenant un bloc de contrôle et une interface de gestion de couche physique PHY, cette IP vise les centres de données et les réseaux d’entreprise. Elle permet notamment une gestion beaucoup plus fine des différentes lignes de données lorsque la liaison PCIe n’est pas exploitée à sa pleine puissance, avec par exemple des transitions mieux ajustées entre les différentes états de fonctionnement et une gestion des horloges affinée.
Dans la même rubrique
Le 07/01/2022 à 11:01 par Christelle Erémian
Les ventes mondiales de semi-conducteurs devraient atteindre 680Md$ en 2022
D’après le cabinet d’études IC Insights, les ventes de semi-conducteurs devraient augmenter de 11% en 2022 pour atteindre 680,6Md$. Un…
Le 04/11/2021 à 10:29 par Christelle Erémian
Les livraisons de semi-conducteurs atteignent des records au troisième trimestre 2021
Alors que la pénurie de composants perdure, jamais autant de puces n'auront été livrées au cours de l'histoire du marché…
Le 13/09/2021 à 8:46 par Frédéric Rémond
Pluie de microcontrôleurs Cortex-M4 200MHz chez Toshiba
Le Japonais étoffe sa gamme TXZ+ de microcontrôleurs 32 bits haut de gamme d'une vingtaine de modèles. Toshiba ajoute vingt…
Le 13/09/2021 à 8:23 par Frédéric Rémond
Les circuits Ethernet PHY adoptent les ports à 112Gbit/s
Microchip développe un circuit Ethernet PHY compact, à faible consommation et gérant jusqu'à 1,6Tbit/s. L'explosion des débits de…