Le britannique lance un réseau interne et un contrôleur mémoire parés pour les architectures massivement parallèles nécessaires au marché des serveurs. ARM vient de dévoiler deux blocs de propriété intellectuelle destinés à permettre l’intégration de nombreux coeurs de processeurs sur une seule puce. Le réseau de communication CoreLink CCN-504 permet de gérer jusqu’à 16 coeurs hétérogènes avec une gestion de la mémoire cache cohérente et un débit de données accessible allant jusqu’à 1 Tbit/s.

Il est associé au contrôleur de mémoire dynamique CoreLink DMC-520, paré pour les interfaces Dram DDR4 prévues par le britannique pour l’an prochain. Ces blocs ont déjà été licenciés à LSI et Calxeda et visent dans un premier temps le marché des serveurs.